Appl. No. 09/550,644 Doc. Ref. AK23

(19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出顧公開番号

特開平9-36664

(43)公開日 平成9年(1997)2月7日

(51) Int.Cl.*		識別配号	庁内整理番号	ΡI		技術表示箇所
HOSC	3/00			H03C	3/00	С
	1/60				1/60	A
H03D	7/16			H03D	7/16	


		審查請求	未請求 請求項の数6 FD (全 16 頁)
(21)出願番号	特願平7-205377	(71)出額人	000004329 日本ピクター株式会社
(22) 出廣日	平成7年(1995)7月19日		神奈川県横浜市神奈川区守屋町3丁目12番地
		(72)発明者	一井 豊 神奈川県横浜市神奈川区守屋町3丁目12番 地 日本ピクター株式会社内
		(72)発明者	石垣 行信 神奈川県横浜市神奈川区守屋町3丁目12番 地 日本ピクター株式会社内

# (54) 【発明の名称】 周波数変換回路

## (57)【要約】

【課題】 位相分割数が  $2^n$  (nは 2以上の自然数) であるため、従来回路と等価な 4 ( $=2^2$ ) 分割よりも細かく分割しようとすると、次は 8 ( $=2^3$ ) 分割となってしまうので、スイッチの数が大幅に増加し、回路が複雑になる。また、4分割の場合よりも、さらに簡単な回路で構成することはできなかった。

【解決手段】 入力端子 1 1 1 5 1 7 1 7 1 7 1 7 1 8 1 7 1 7 1 7 1 8 1 7 1 7 1 8 1 7 1 8 1 9 1 8 1 9 1



# 【特許請求の範囲】

【請求項1】 2 m (ただし、nは自然数) 以外の3以上の自然数をmとするとき、第1の入力信号を位相分割して、互いに2 π/m (rad.) ずつ位相の異なるm 個のチャンネル信号を出力する位相分割手段と、

第2の入力信号から複数の切換パルスを発生する切換パルス発生回路と、

前記m個のチャンネル信号を前記切換パルス発生回路よりの切換パルスにより切換出力する複数のスイッチ回路とを有し、前記複数のスイッチ回路を前記複数の切換パ 10 ルスにより、一定期間毎に順次2π/m (rad.)ずつ位相が一定方向に推移するように切換制御し、該複数のスイッチ回路の出力信号を合成して前記第1の入力信号と切換パルスの周波数差又は周波数和の信号を出力することを特徴とする周波数変換回路。

【請求項2】 前記位相分割手段は、前記第1の入力信号をそのまま第1のチャンネル信号として出力すると共に該第1の入力信号と90°位相の異なる第3の信号を出力する90°移相回路と、前記第1のチャンネル信号を位相反転する第1の反転回路と、前記第3の信号を位相反転する第2の反転回路と、前記第1の反転回路の出力信号と前記第3の信号とを所望のレベル比で加算合成して第2のチャンネル信号を出力する第1の加算手段と、前記第2の反転回路の出力信号と前記第1の反転回路の出力信号とを所望のレベル比で加算合成して第3のチャンネル信号を出力する第2の加算手段とを少なくとも有することを特徴とする請求項1記載の周波数変換回路。

【請求項3】 第1の入力信号を位相分割して、互いに 位相の異なる複数のチャンネル信号を出力する位相分割 30 手段と、

第2の入力信号から複数のサンプリングパルスを発生するサンプリングパルス発生回路と、

前配複数のチャンネル信号のうち一定周期で選択した一つのチャンネル信号を前配サンプリングパルス発生回路よりの選択した一つのサンプリングパルスによりサンプリングするサンプリング手段と、

前記サンプリング手段によるあるサンプリング時点から次のサンプリング時点までの期間、前記サンプリング手段の出力信号を保持するホールド回路とを有し、前記サンプリング手段によりサンプリングされる信号は、一定期間毎に順次位相が2π/m(rad.)(ただし、mは2<sup>n</sup>(nは自然数)以外の3以上の自然数)ずつ一定方向に推移するように選択され、前記ホールド回路より前記第1の入力信号とサンプリングバルスとの周波数差又は周波数和の信号を出力することを特徴とする周波数変換回路。

【請求項4】 前記位相分割手段は、前記第1の入力信号を位相シフトして2π/m (rad.) ずつ位相の異なるm個のチャンネル信号を出力することを特徴とする 50

請求項3記載の周波数変換回路。

【請求項5】 第1の入力信号を位相シフトして、π/n (rad.) (ただし、nは2以上の自然数) ずつ位相の異なるn個のチャンネル信号を出力する位相分割手段と、

第2の入力信号からn個のサンプリングパルスを発生するサンプリングパルス発生回路と、

前記位相分割手段より出力された n 個のチャンネル信号 のうち、前記サンプリングパルス発生回路よりのサンプ リングパルスにより一定周期で、順次π/n (r a

d.) ずつ位相が一定方向に推移するように選択した一つのチャンネル信号をサンプリングするサンプリング手段と、

前記サンプリング手段によるあるサンプリング時点から 次のサンプリング時点までの期間、前記サンプリング手 段の出力信号を保持するホールド回路と、

前記ホールド回路の出力信号を位相反転する位相反転回 路と、

前記ホールド回路の出力信号と前記位相反転回路の出力 信号とをそれぞれ前記サンプリング周期毎に交互に選択 出力する選択手段とを有することを特徴とする周波数変 換回路。

【請求項6】 第1の入力信号を位相シフトして、2π /m (rad.) (ただし、mは3以上の自然数) ずつ 位相の異なるm個のチャンネル信号を出力する位相分割 手段と

第2の入力信号からm個のサンプリングパルスを発生するサンプリングパルス発生回路と、

前記位相分割手段より出力されたm個のチャンネル信号のうち、基準位相をスタートとして順次(2π/m)×2(rad.)ずつ位相が一定方向に推移する第1の移相系列と、前記基準位相に対してmが偶数のときは

 $\{(m/2) + 1\} \times (2\pi/m) (rad.)$ 、mが 奇数のときは $\{((m-1)/2) + 1\} \times (2\pi/m)$ m) (rad.) 位相の異なる前記チャンネル信号をス タートとし、mが偶数のときは $(2\pi/m) \times 2$  (rad.) ずつ、mが奇数のときは $(2\pi/m)$  (rad.)

d.) ずつ位相が一定方向に推移する第2の移相系列と を、前記サンプリングパルス発生回路よりのサンプリン グパルスにより一定周期で、交互にサンプリングするサ ンプリング手段と、

前記サンプリング手段によるあるサンプリング時点から 次のサンプリング時点までの期間、前記サンプリング手 段の出力信号を保持するホールド回路と、

前記ホールド回路の出力信号を位相反転する位相反転回 吸ょ

前記ホールド回路の出力信号と前記位相反転回路の出力 信号とをそれぞれ前記サンプリング周期毎に交互に選択 出力する選択手段とを有することを特徴とする周波数変 接回路。 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は周波数変換回路に係 り、特に位相推移型単側波帯信号生成法を適用した周波 数変換回路に関する。

3

[0002]

【従来の技術】従来より、周波数変換回路あるいは単側 波帯信号(以下、SSB信号と略す)を得るための一般 的手段としては、例えば乗算回路や平衡変調器、又はダ ブルバランスドミクサ(以下、DBMと略す)を用いる 10 などして搬送波を抑圧した両側波帯信号を得た後、各々 の片方の側波帯信号をフィルタにより選択分離してSS B信号を生成させるようにしたり、あるいは、搬送波と 信号とを各々90度移相したものを二つのDBMに供給 して、前記の二つのDBMからの出力信号を加算、又は 引き算して原理的にフィルタの使用を省略するようにし た位相推移型SSB信号生成法が知られている(例え ば、B. P. ラシィ著、「詳解ディジタル・アナログ通 信方式(上巻)」第226頁乃至第251頁、CBS出 版株式会社、1985年3月28日発行)。

【0003】前記の従来の周波数変換回路は、第1の信 号周波数f1と第2の信号周波数f2とにより周波数変 換を行う場合、互いの周波数が比較的高く、フィルタの 使用が問題ない場合には乗算器とフィルタで和の周波数 (f1+f2)、又は差の周波数(f1-f2) が容易 に得られる。しかし、どちらか一方の周波数が特に高 く、他方の周波数が極端に低い場合にはフィルタを用い ても選択分離は不可能に近い。

【0004】そこで、用いられるのが位相推移型SSB 信号生成回路である。この回路は、原理的にフィルタは 30 路114はπ/2移相回路113よりの第1の入力信号 不要であり(ただし、一方の信号がスイッチング信号の 場合、若しくは使用するDBM等でスイッチング動作と なる場合は簡単なフィルタが使用される)、DBM等の 動作上のバランスが良好であれば、目的とする和の周波 数(f 1 + f 2)又は差の周波数(f 1 - f 2)が選択\*

\*でき、近傍する周波数 f 1 (又は f 2) は抑圧されて上 記の問題は起こらない。

【0005】図22は従来の周波数変換回路の一例のプ ロック図、図23は図22の動作説明用波形図を示す。 図22の周波数変換回路は、入力端子111及び11 5、乗算回路112、π/2移相回路113、乗算回路 114、π/2移相回路116及び乗算回路112及び 114の両出力信号を加算又は減算する演算回路11 7、低域フィルタ(LPF) 119よりなる。

【0006】図22において、入力端子111より第1 の入力信号A1 c o s P t が乗算回路112に供給され る一方、π/2移相回路113に供給されてπ/2移相 される。この第1の入力信号は、図23 (A) に示す波 形で、π/2移相回路113はこの第1の入力信号π/ 2 (rad.) 移相し、図23 (B) に示す波形の信号 を生成して乗算回路114に供給する。

【0007】一方、入力端子115より図23 (C) に 示す波形の第2の入力信号が乗算回路112に供給され ると共に、π/2移相回路116を介して乗算回路11 20 4に供給される。この第2の入力信号は方形波であるの で高調波成分を有するが、それを省略してその基本周波 数のみを示すと、A2cosCtで表されるものとす る。従って、π/2移相回路116の出力信号は、図2 3 (D) に示すように第2の入力信号をπ/2 (r a d.) 移相した波形であるから、その基本周波数はA2 sinCtとなる。

【0008】乗算回路112は第1の入力信号と第2の 入力信号を乗算することにより、(1)式で基本周波数 が表される図23 (E) に示す信号Eを出力し、乗算回 とπ/2移相回路116よりの第2の入力信号を乗算す ることにより、(2)式で基本周波数が表される図23 (F) に示す信号Fを出力する。

[0009]

$$E = A_1 cos P t \cdot A_2 cos C t$$
= (A<sub>1</sub>A<sub>2</sub>/2) {cos (P-C) t+cos (P+C) t}
(1)
$$F = A_1 sin P t \cdot A_2 sin C t$$
= (A<sub>1</sub>A<sub>2</sub>/2) {cos (P-C) t-cos (P+C) t}
(2)

従って、演算回路117は上記の乗算回路112及び1 14の出力信号を加算すると、第1の入力信号と第2の 入力信号の差の周波数の(A1 A2 / 2) { c o s (P-C) tが得られ、減算すると和の周波数 (A1 A2/2) (cos(P+C) tが得られる。ここでは、演算回路 117が加算動作をするものとすると、これより図23 (G) に示す波形の差の周波数成分が出力端子118へ 出力される。

【0010】演算回路117の出力信号は図23 (G)

に示すように、高次高調波成分を有しているため、LP F119を通されることにより、目的の基本波周波数成 分のみが濾波されて出力端子120へ出力される。図2 3に示した各信号の波形からも確認できるように、上記 の従来の周波数変換回路において、第1の入力信号の1 サイクル中に第2の入力信号は4サイクルとなっている のに対し、出力信号の基本波は3(=4-1)サイクル であり、周波数変換されていることが確認できる。

【0011】しかるに、図22に示した従来の周波数変 50

換回路は、乗算回路112及び114として用いられる 平衡変調器 (DBM) のバランスが実際の回路では崩れ 易く、パランスが崩れると出力信号EやFは図23

(E) 及び (F) に示すような波形が得られず、又、演 算回路117における加算動作においても、ミキシング パランスが僅かに崩れると、出力信号Gのような波形が 得られなくなる。

【0012】また、従来の周波数変換回路では、DBM のパランスが崩れると、演算回路117で混合するレベ ルに餌差が生じ易いため、前記(f1+f2)又は(f 1-f2) のいずれかの出力の選択には、例えば(f1 +f2)を選ぶ場合、近傍する抑圧された搬送波に相当 するf1や、(f1-f2)成分を基本とする高次の周 波数成分が不要な周波数として混入して場合によって は、フィルタでも除去不能になるという問題がある。

【0013】特に、集積回路化する場合には、各々のバ ランス調整を集積回路の外で行わなければならないた め、集積回路のピン数の増加の問題にもなり、位相推移 型単側波帯信号生成回路を用いた周波数変換回路は集積 回路化には向かないという問題がある。

【0014】これらのことから、従来より、バランス関 整が不要で低域周波数から高域周波数まで広い周波数帯 において使用でき、無調整化できる位相推移型単側波帯 信号生成法に基づく集積回路化に適する周波数変換回路 の出現が望まれていた。

【0015】そこで、本出願人は、上記要求を満たすた めに、第1の入力信号を位相分割手段により位相シフト して位相の異なる複数のチャンネル信号を出力し、これ らを第2の入力信号から発生された切換信号により切り 換えることによる周波数変換回路を提案した(例えば、 特願平7-34401号:発明の名称「周波数変換回 路」)。

【0016】この出願に係る発明は、第1の入力信号を π/2 r a d. ずつ位相シフトした4つのチャンネル信 母を、第2の入力信号から発生された切換信号により4 つのスイッチ回路により別々に切り換えて、最終的には 第2の入力信号の1周期の1/4の期間毎に前記の4つ の信号を順次位相が遅れる、あるいは進む様な順に出力 することにより、上記の平衡変調器や加算器を用いず に、図22の従来回路と等価な出力が得る構成である。 【0017】さらに、上記の本出願人の出願には、第1 の入力信号を8つに分割し、第2の入力信号の1周期の 1/8の期間毎に前配の8つに分割したチャンネル信号 が順次出力されるように構成することにより、所望の差 の周波数 (f 2 - f 1) または和の周波数 (f 1 + f 2) の正弦波により近い波形が得られることも示されて いる。この場合、出力端子に接続するLPFとして、周 波数特性の傾斜部分がよりゆるやかなLPFを使用でき るため、LPFの規模が小さくて済むという利点があ

る。

[0018]

【発明が解決しようとする課題】しかるに、上記の本出 願人の先の提案になる周波数変換回路においては、位相 分割数が 2<sup>n</sup> (nは2以上の自然数)の場合についてし か示されていない。そのため、従来回路と等価な4 (= 22) 分割よりも細かく分割しようとすると、次は8  $(=2^3)$  分割となってしまうので、スイッチの数が大 幅に増加し、回路が複雑になるという問題点があった。 また、本出願人の先の提案になる周波数変換回路では、 4分割の場合よりも、さらに簡単な回路で構成すること はできなかった。

6

【0019】本発明は以上の点に鑑みなされたもので、 より自由度の高い位相分割数の構成が可能で、設計の自 由度が高い周波数変換回路を提供することを目的とす

【0020】また、本発明の他の目的は、簡単な回路構 成により、高周波数成分の極力少ない出力信号波形が得 られる周波数変換回路を提供することにある。

[0021]

20

【課題を解決するための手段】本発明は上記の目的を達 成するため、2n (ただし、nは自然数) 以外の3以上 の自然数をmとするとき、第1の入力信号を位相分割し て、互いに2π/m (rad.) ずつ位相の異なるm個 のチャンネル信号を出力する位相分割手段と、第2の入 力信号から複数の切換パルスを発生する切換パルス発生 回路と、m個のチャンネル信号を切換パルス発生回路よ りの切換パルスにより切換出力する複数のスイッチ回路 とを有し、複数のスイッチ回路を複数の切換パルスによ り、一定期間毎に順次2π/m (rad.) ずつ位相が 30 一定方向に推移するように切換制御し、複数のスイッチ 回路の出力信号を合成して第1の入力信号と切換パルス のの周波数差又は周波数和の信号を出力する構成とした ものである。

【0022】本発明では、DBMを用いることなく、ス イッチ回路を用いて集積回路化に適した構成により周波 数変換された信号を得る周波数変換回路を構成するに当 たり、スイッチ回路の個数をm個にすることができる。 【0023】また、本発明は、上記の目的を達成するた め、第1の入力信号を位相分割して、互いに位相の異な る複数のチャンネル信号を出力する位相分割手段と、第 2の入力信号から複数のサンプリングパルスを発生する サンプリングパルス発生回路と、複数のチャンネル信号 のうち一定周期で選択した一つのチャンネル信号をサン プリングパルス発生回路よりの選択した一つのサンプリ ングパルスによりサンプリングするサンプリング手段 と、サンプリング手段によるあるサンプリング時点から 次のサンプリング時点までの期間、サンプリング手段の 出力信号を保持するホールド回路とを有し、サンプリン グ手段によりサンプリングされる信号は、一定期間毎に 50 順次位相が2π/m (rad.) (ただし、mは2

n (nは自然数) 以外の3以上の自然数) ずつ一定方向 に推移するように選択されることを特徴とする。

【0024】この発明では、サンプリングした信号をホ ールド回路で保持して出力するようにしているため、出 力される周波数変換信号として鋭い変化部分を極力有し ない波形を得ることができる。

【0025】また、本発明は、上配の目的を達成するた め、第1の入力信号を位相シフトして、 $\pi/n$ (rad.) (ただし、nは2以上の自然数) ずつ位相の異な るn個のチャンネル信号を出力する位相分割手段と、第 10 2の入力信号からn個のサンプリングパルスを発生する サンプリングパルス発生回路と、位相分割手段より出力 されたn個のチャンネル信号のうち、サンプリングパル ス発生回路よりのサンプリングパルスにより一定周期 で、順次π/n (rad.) ずつ位相が一定方向に推移 するように選択した一つのチャンネル信号をサンプリン グするサンプリング手段と、サンプリング手段によるあ るサンプリング時点から次のサンプリング時点までの期 間、サンプリング手段の出力信号を保持するホールド回 路と、ホールド回路の出力信号を位相反転する位相反転 20 回路と、ホールド回路の出力信号と位相反転回路の出力 信号とをそれぞれ前記サンプリング周期毎に交互に選択 出力する選択手段とを有する構成としたものである。

【0026】また、本発明は第1の入力信号を位相シフ トレて、 $2\pi/m$  (rad.) (ただし、mは3以上の 自然数) ずつ位相の異なる血個のチャンネル信号を出力 する位相分割手段と、第2の入力信号からm個のサンプ リングパルスを発生するサンプリングパルス発生回路 と、位相分割手段より出力されたm個のチャンネル信号 のうち、基準位相をスタートとして順次(2π/m)× 30 2 (rad.) ずつ位相が一定方向に推移する第1の移 相系列と、基準位相に対してmが偶数のときは((m/ 2) +1) × (2 π/m) (rad.)、mが奇数のと  $bid \{ ((m-1)/2) + 1 \} \times (2\pi/m)$  (ra d.) 位相の異なるチャンネル信号をスタートとし、m が偶数のときは (2π/m) × 2 (rad.) ずつ、m が奇数のときは (2 π/m) (rad.) ずつ位相が一 定方向に推移する第2の移相系列とを、前記サンプリン グパルス発生回路よりのサンプリングパルスにより一定 周期で、交互にサンプリングするサンプリング手段と、 サンプリング手段によるあるサンプリング時点から次の サンプリング時点までの期間、サンプリング手段の出力 信号を保持するホールド回路と、ホールド回路の出力信 号を位相反転する位相反転回路と、ホールド回路の出力 信号と位相反転信号とをそれぞれサンプリング周期毎に 交互に選択出力する選択手段とを有する構成としたこと を特徴とする。

【0027】本発明では、ホールド回路の出力信号と位 相反転回路の出力信号とを交互に選択して出力するよう にしているため、位相分割手段により分割されたチャン 50 【0032】次に、図1の位相分割手段12及び切換パ

ネル信号の数mの2倍の位相分割数により得られる周波 数変換信号と等価な出力信号が得られる。

[0028]

【発明の実施の形態】次に、本発明の実施の形態につい て図面と共に説明する。図1は本発明になる周波数変換 回路の第1の実施の形態のプロック図を示す。同図に示 すように、この実施の形態は、前配mが"5"の場合の 例で、第1の入力信号Sinを5分割する位相分割手段1 2と、第2の入力信号に基づいて5つの切換パルスC (5) g~C(5) 4を発生する切換パルス発生回路14と、ス イッチ回路SW1~SW5とからなる。

【0029】この実施の形態の動作の概要について、図 2の信号波形図と共に説明する。図1において、入力端 子11より入力された第1の入力信号Sinは、後述する 図3の構成の位相分割手段12に供給され、ここで位相 が5つ (m=5) に等分割されて互いに位相が2 x/5 (rad.) 異なるチャンネル信号S(5)o、S(5)i、S (5)<sub>2</sub>、S(5)<sub>3</sub>及びS(5)<sub>4</sub>とされてそれぞれ並列に出力さ れてスイッチ回路SW1、SW2、SW3、SW4及び SW5に供給される。図2(A)、(B)、(C)、 (D) 及び (E) は、それぞれ上記の位相分割されたチ ャンネル信号S<sup>(5)</sup>0、S<sup>(5)</sup>1、S<sup>(5)</sup>2、S<sup>(5)</sup>3及びS (5)4の信号波形を示し、それぞれの周波数は f 1 (例え

【0030】一方、入力端子13には周波数変換におけ るローカル周波数 f localのm倍、ここでは5・f local の周波数の第2の入力信号(図2(K))が入力され、 切換パルス発生回路14に供給される。切換パルス発生 回路14は後述の図5に示す回路構成により、繰り返し 周波数が f localで、かつ、一周期 1 / f localを 5 分割 したパルス幅の、互いに位相が異なる図2(F)、

は、1サイクル)であるものとする。

(G)、(H)、(I)及び(J)に示す切換パルスC (5)<sub>0</sub>、C(5)<sub>1</sub>、C(5)<sub>2</sub>、C(5)<sub>3</sub>、C(5)<sub>4</sub>を発生し、これ を対応するスイッチ回路SW1、SW2、SW3、SW 4及びSW5に供給する。なお、ローカル周波数 f loca ↓は、前記第1の入力信号の周波数の4倍の周波数4・ f 1 (例えば、4サイクル) である。

【0031】スイッチ回路SW1、SW2、SW3、S W4及びSW5は、入力される切換パルスC<sup>(5)</sup>0、C 40 (5)1、C(5)2、C(5)3、C(5)4がハイレベルの期間オン とされて入力チャンネル信号を通過させ、ローレベルの 期間オフとされて入力チャンネル信号の通過を阻止す る。これにより、スイッチ回路SW1、SW2、SW 3、SW4及びSW5より共通の出力端子15へ、位相  $が2\pi/5$  (rad.) ずつ遅れたチャンネル信号を合 成した、図2(M)に示す如き波形の信号S(5)outが出 力される。この出力信号S(5)autは、差の周波数(flo cal-f1)、すなわち3・f1を基本周波数とする周 波数変換信号である。

ルス発生回路14の構成について更に詳細に説明する。 図3は位相分割手段12の一例のブロック図を示す。図 3に示すように、位相分割手段12は90°移相回路1 8、反転増幅器19、22、レベル調整回路20、24 及び25、加算器23、26及び27よりなる。90° 移相回路18は、ヒルベルトフィルタ等の従来から知られている回路が用いられる。

【0033】この位相分割手段12の動作を図4のベクトル図と共に説明する。まず、入力端子11より入力された前配第1の入力信号Sinは、90°移相回路18に 10よりそのまま第1の信号として出力端子280及び反転増幅器19へ出力されると共に-90°移相されて第2の信号としてレベル調整回路20を介して加算器21及び反転増幅器22へ出力される。ここで、第1の信号は図4の0°のベクトルの信号で、第1のチャンネル信号S(5)0として出力される。また、上配第2の信号は図4の-90°のベクトルで表される信号である。

【0034】反転増幅器19の出力信号は、加算器21に供給されてレベル調整回路20の出力信号と加算される一方、加算器23に供給されて反転増幅器22の出力 20信号と加算される。ここで、図3に示すように、反転増幅器19より加算器21、23へ供給される信号をa001、a002とし、レベル調整回路20より加算器21へ供給される信号をa901とし、反転増幅器22より加算器23へ供給される信号をa902とすると、レベル調整回路20は、(a901/a001) = (a902/a002) = tan36°となるように、レベル調整を行う。

【0035】加算器21の出力信号はレベル調整回路2 4で出力が0°のレベルに合わせられて図4にS<sup>(5)</sup>2で 示すベクトルの第3チャンネルの信号として出力端子2 30 得られる。 82へ出力される一方、加算器26に供給されて前記信 号S<sup>(5)</sup>0と加算されることにより、図4にS<sup>(5)</sup>1で示す ベクトルの第2チャンネルの信号として出力端子281 る構成とし へ出力される。

【0036】また、加算器23の出力信号はレベル調整 回路25で出力が0°のレベルに合わせられて図4にS (5)3で示すベクトルの第4チャンネルの信号として出力 端子283へ出力される一方、加算器27に供給されて 前記信号S(5)0と加算されることにより、図4にS(5)4 で示すベクトルの第5チャンネルの信号として出力端子 40 284へ出力される。

【0037】次に、切換パルス発生回路14の構成例を図5により説明する。切換パルス発生回路14は図5のブロック図に示すように、カウンタ31と5段縦続接続されたD型フリップフロップ(FF)32~36とよりなる。ここで、カウンタ31は例えばTTL標準ロジックICの74LS163や74F163等の従来から知られた回路を用いることができる。

【0038】上記カウンタ31のクロック入力に、図2(K) に示す5・flocalの周波数の矩形波信号を供給

し、カウント数を" 5"に設定すると、リップルキャリー出力R C として、図 2 (L)に示す信号が得られる。この信号R C は D型フリップフロップ 3 2 の D 入力に供給され、このフリップフロップ 3 2 の Q 口 カル に前記の5・flocal 信号を供給すると、フリップフロップ 3 2 の Q 出力端子から図 2 (F)に示した信号  $C^{(5)}$  o が得られる。この信号  $C^{(5)}$  o は、出力端子 3 7 o へ出力されると共に、次段のフリップフロップ 3 3 の D 入力に供給され、ここで前配の5・flocal 信号でラッチされることにより、フリップフロップ 3 3 の Q 出力端子から図 2 (G)に示した信号  $C^{(5)}$  1 が得られる。この信号  $C^{(5)}$  1 は、出力端子 3 7 1 へ出力される。

10

【0039】以下同様にして、フリップフロップ33、34、35のQ出力を順次次段のフリップフロップ34、35、36のD入力に供給すると共に、それらのクロック入力に前記の5・flocal信号を供給することにより、フリップフロップ34、35、36のQ出力からは図2(H)、(I)、(J)に示した信号 $C^{(5)}_{2}$ 、 $C^{(5)}_{3}$ 、 $C^{(5)}_{4}$ が得られる。これらの信号 $C^{(5)}_{2}$ ~ $C^{(5)}_{4}$ は、出力端子372~374~出力される。

【0040】こうして得られた $C^{(5)}$  $_{0}\sim C^{(5)}$  $_{4}$ は、図2(F)  $\sim$ (J)に示したように、(1/f local)周期で、(1/f local)の期間を5分割した期間のうちの一つの期間でハイレベルとなり、ハイレベルとなる位相が $C^{(5)}$  $_{0}\sim C^{(5)}$  $_{4}$ で上記の5分割期間について1つずつ遅れていく様なベルスとなる。これらのベルス $C^{(5)}$  $_{0}\sim C^{(5)}$  $_{4}$ で図1のスイッチ回路 $SW1\sim SW5$ をそれぞれ切換えることにより、出力信号 $S^{(5)}$  $_{0}$ 001として、差の周波数成分(f local -f 1)を基本周波数とする信号が

【0041】なお、位相分割手段12を位相が $2\pi/5$ ずつ進むようなチャンネル信号 $S^{(5)}$ 0~ $S^{(5)}$ 4を発生する構成とし、また切換パルス発生回路14からは順にハイレベルとなる位相が1つずつ進むようなパルス $C^{(5)}$ 0~ $C^{(5)}$ 4を出力することにすれば、(f local + f 1)を基本周波数とする信号が得られる。

【0042】次に、本発明の第2の実施の形態について図6~図9と共に説明する。図6は本発明になる周波数変換回路の第2の実施の形態のプロック図を示す。同図に示すように、この実施の形態は、前記mが"3"の場合の例で、入力端子41よりの第1の入力信号Sinを3分割する位相分割手段42と、入力端子43よりの第2の入力信号に基づいて3つの切換パルスC(3)0~C(3)2を発生する切換パルス発生回路44と、3つのスイッチ回路SW11~SW13とからなる。

【0043】この実施の形態の動作の概要について、図7の信号波形図と共に説明する。図6において、入力端子41より入力された第1の入力信号Sinは、後述する図8の構成の位相分割手段42に供給され、ここで位相が30(m=3)に等分割されて互いに位相が2π/3

(rad.) 異なるチャンネル信号 $S^{(3)}$ 0、 $S^{(3)}$ 1及び $S^{(3)}$ 2とされてそれぞれ並列に出力されてスイッチ回路SW11、SW12及びSW13に供給される。図7 (A)、(B)及び(C)は、それぞれ上記の位相分割されたチャンネル信号 $S^{(3)}$ 0、 $S^{(3)}$ 1及び $S^{(3)}$ 2の信号波形を示し、それぞれの周波数はf1(例えば、1サイクル)であるものとする。

【0044】一方、入力端子43には周波数変換におけるローカル周波数 f localのm倍、すなわち3・f localの周波数の第2の入力信号が入力され、切換パルス発生 10回路44に供給される。切換パルス発生回路14は繰り返し周波数が f localで、かつ、一周期1/f localを3分割したパルス幅の、互いに位相が異なる図7(D)、(E)及び(F)に示す切換パルスC(3)0、C(3)1及び

(E) 及び(F) に示す切換パルスC<sup>(3)</sup>0、C<sup>(3)</sup>1及び C<sup>(3)</sup>2を発生し、これを対応するスイッチ回路SW1 1、SW12及びSW13に供給する。

【0045】スイッチ回路SW11、SW12及びSW13は、入力される切換パルスC<sup>(3)</sup>0、C<sup>(3)</sup>1及びC<sup>(3)</sup>2がハイレベルの期間オンとされて入力チャンネル信号を通過させ、ローレベルの期間オフとされて入力チャ 20ンネル信号の通過を阻止する。これにより、スイッチ回路SW11、SW12及びSW13より共通の出力端子45へ、位相が2π/3(rad.)ずつ遅れたチャンネル信号を合成した、図7(G)に示す如き波形の信号S<sup>(3)</sup>0UTが出力される。この出力信号S<sup>(3)</sup>0UTは、差の周波数(flocal-f1)、すなわち3・f1を基本周波数とする周波数変換信号である。

【0046】次に、図6の位相分割手段42の構成について更に詳細に説明する。図8は位相分割手段42の一例のブロック図を示す。図8に示すように、位相分割手 30段42は90°移相回路51、反転増幅器52、55、レベル調整回路53及び54、加算器56及び57よりなる。90°移相回路58は、前記90°移相回路18と同様にヒルベルトフィルタ等の従来から知られている回路が用いられる。

【0047】この位相分割手段52の動作を図9のベクトル図と共に説明する。まず、入力端子41より入力された前記第1の入力信号Sinは、90°移相回路51によりそのまま第1の信号として出力端子580及び反転増幅器52へ出力されると共に、-90°移相されて第 402の信号としてレベル調整回路53を介して加算器57及び反転増幅器55へ出力される。ここで、第1の信号は図9の0°のベクトルの信号で、第1のチャンネル信号S(3)0として出力される。また、上記第2の信号は図9の-90°のベクトルで表される信号である。

【0048】反転増幅器52の出力信号は、レベル調整 4 (A) に示した4相切ぎ 回路54を介して加算器57に供給されてレベル調整回 ルよりも高い周波数となる た 周波数変換回路に比べて されて反転増幅器53の出力信号と加算される。加算器 やかな非常に簡単な構成の 57の出力信号は図9にS(3)」で示すベクトルの第2チ 50 を除去することができる。

ャンネルの倡号として出力端子 5 81へ出力される。また、加算器 5 6 の出力信号は図 9 に S (3) 2 で示すベクトルの第 3 チャンネルの信号として出力端子 5 82へ出力される。

12

【0049】このように、この発明の形態では図6のようにスイッチ回路はSW11~SW13の3個で済み、極めて簡単な構成となる。前記した本出願人の提案になる周波数変換回路では、4相切換の場合スイッチ回路は3個で構成されるが、ここでのスイッチ回路は2回路の切換であるのでスイッチ自体が複雑であるのに対し、図6及び図1に示したスイッチ回路はすべてオン・オフのスイッチであるため、回路をより簡略化することができる。

【0050】次に、本発明により得られた周波数変換出力信号Soutについて、各場合の周波数スペクトラムを、電子計算機によりflocal=4・f1、Sin=f1の場合についてFFT(高速フーリエ変換)を行って求めた結果を図10に示す。なお、図24は前記本出願人が先に提案した周波数変換回路について同様にして4相及び8相切換について求めた出力信号の周波数スペクトラムを示す。

【0051】ここで、図10及び図24中、各成分の上部のカッコ内に示した数字は周波数がf1の何倍であるか(ここではf1=1サイクル)を表し、カッコ無しで示した数字は基本周波数に対する相対レベルをdB(デシベル)で示したものである。また、図10(A)、

- (B) 及び(C) は、それぞれ位相分割が3相(図6)、5相(図1)及び6相の場合であり、図24(A)、(B)は4相、8相の場合を示す。
- 【0052】図10及び図24から分かるように、位相分割数に関係なく、出力信号にはいずれも差の周波数 (flocal-Sin) = 3・f1 (=3サイクル)の成分が基本波として含まれており、和の周波数である5・f1 (=5サイクル)成分は出現しない。

【0053】高周波成分については、本発明では3相切換の場合でも図10(A)に示すように、一番低い高周波数が(2・flocal+Sin)に相当する9・f1(=9サイクル)であり、本出願人が先に提案した周波数変換回路の図24(A)に示した4相切換の出力信号の周波数スペクトラム中の一番低い周波数13・f1に比べても大差なく、LPFで除去するのに大きな困難はない

【0054】また、本発明では5相切換の場合、図10(B)に示す様に、一番低い高周波成分は17サイクルとなり、本出願人が先に提案した周波数変換回路の図24(A)に示した4相切換の場合に出現する13サイクルよりも高い周波数となるため、本出願人が先に提案した周波数変換回路に比べて、より周波数特性の傾斜が緩やかな非常に簡単な構成のLPFを使用して高周波成分を除去することができる。

圧を示す。

【0055】このように、以上説明した本発明では、3相、5相に限らず、例えば図10に周波数スペクトラムを示した6相や、さらに他の位相分割数でも構成でき、出力信号Soutをフィルタリング前で正弦波に近くする必要性の度合いや、周波数変換回路の複雑さの度合いを考慮して、任意の位相分割数を設定できるため、設計の自由度が大きくなるという特長がある。

【0056】次に、本発明の第3の実施の形態について 説明する。図11は本発明になる周波数変換回路の第3 の実施の形態の構成図を示す。同図中、図1と同一構成 10 部分には同一符号を付し、その説明を省略する。

【0057】ところで、図1及び図6に示した実施の形態では、図2(M)及び図7(G)に示したように、出力信号に波形の鋭い部分を含むので、図10に示したような高周波数成分を含んでいる。このようなアナログ回路で発生する高周波成分は、電源やアースを通して他のアナログ回路にノイズとして混入し、悪影響を与えることもあり、極力発生しないことが望ましい。そこで、以下説明する実施の形態はこの要求をも満たす構成としたものである。

【0058】図11において、位相分割手段12の出力側には、高い入力インピーダンスと、低い出力インピーダンスをもつバッファアンプ610~614が設けられており、また、スイッチ回路SW1~SW5はサンプリングパルス発生回路62によりスイッチング(サンプリング)動作を行い、更に、ホールドコンデンサ63とバッファアンプ65がスイッチ回路SW1~SW5の出力側に設けられている。

【0059】次に、この実施の形態の動作の概要について図12の信号波形図と共に説明する。位相分割手段12から取り出された、図12(A)、(B)、(C)、(D)及び(E)に示す5つのチャンネル信号S<sup>(5)</sup>0、S<sup>(5)</sup>1、S<sup>(5)</sup>2、S<sup>(5)</sup>3及びS<sup>(5)</sup>4は、それぞれバッファアンプ610、611、612、613、614を通して、スイッチ回路SW1、SW2、SW3、SW4及びSW5に供給される。

【0060】一方、入力端子60よりローカル周波数 f localの第2の入力信号がサンプリングパルス発生回路62は後述の図13に示す回路構成により、繰り返し周波数が 40 f localで、かつ、幅の狭い互いに位相が異なる図12 (F)、(G)、(H)、(I)及び(J)に示すサンプリグパルスSP(5)0、SP(5)1、SP(5)2、SP(5)3及びSP(5)4を発生し、これを対応するスイッチ回路SW1、SW2、SW3、SW4及びSW5に供給する。なお、ローカル周波数 f localは、前配第1の入力信号の周波数の4倍の周波数4・f1(例えば、4サイクル)である。

【0061】スイッチ回路SW1、SW2、SW3、S W4及びSW5は、入力されるサンプリグパルスSP (5) <sub>0</sub>、 S P <sup>(5)</sup> <sub>1</sub>、 S P <sup>(5)</sup> <sub>2</sub>、 S P <sup>(6)</sup> <sub>3</sub> 及び S P <sup>(6)</sup> <sub>4</sub> がハ イレベルの期間オンとされて入力チャンネル信号を通過 させ、ローレベルの期間オフとされて入力チャンネル信

号の通過を阻止する。これにより、スイッチ回路 SW 1、SW 2、SW 3、SW 4及び SW 5より出力された 信号が共通のコンデンサ 63に供給され、これによりホールドされる。図 12(K)はコンデンサ 63の端子電

14

【0062】この端子電圧は、バッファアンプ65を介して出力端子67へ位相が $2\pi/5$ (rad.)ずつ遅れたチャンネル信号を合成した、出力信号 $S^{(5)}$  outが出力される。この出力信号 $S^{(5)}$  outは、差の周波数 (flocal-Sin)、すなわち3・flocal-Sin)の周波数成分が得られる。

【0063】次に、図11のサンプリングパルス発生回路62の構成について更に詳細に説明する。図13はサンプリングパルス発生回路62の要部の一例のプロック図を示す。同図中、図5と同一構成部分には同一符号を20 付し、その説明を省略する。図13に示すように、サンプリングパルス発生回路62は、m逓倍フェーズ・ロックト・ループ(PLL)71、カウンタ31、5段縦続接続されたD型フリップフロップ(FF)32~36、2分周器73とよりなる。

【0064】上記カウンタ31のクロック入力に、m逓倍PLL71より出力されたm・flocal(ここでは、m=5)の周波数の矩形波信号を供給し、カウント数を"5"に設定すると、リップルキャリー出力RCとして、図2(L)に示した信号が得られる。前記したよう30に、フリップフロップ32、33、34、35及び36のQ出力からは図2(F)、(G)、(H)、(I)及び(J)に示した信号C(5)0、C(5)1、C(5)2、C(5)3、C(5)4が得られる。また、2分周器73により2分周されることにより出力端子75には図12(R)に示した信号SX2が出力される。

【0065】上記の信号 $C^{(5)}$ 0~ $C^{(5)}$ 4は、それぞれ図 14に示す回路の入力端子82を介して2入力AND回路84に供給される一方、遅延回路85により所定時間  $\tau$ 遅延された後インバータ86で反転されて2入力AND回路84の他方に入力端子に入力される。ここで、信号 $C^{(5)}$ 0~ $C^{(5)}$ 4のうち入力端子82に入力される k番目の信号 $C^{(5)}$ 8を図15(A)に示すものとすると、インバータ86の出力信号は同図(B)に示され、よって、AND回路84から出力端子88へは図15(C)に示す如く上記遅延時間に等しいパルス幅 $\tau$ のサンプリングパルスSPkが出力される。

【0066】この第3の実施の形態は5相分割の例であるが、同様にして3以上の任意の位相分割による構成が可能である。このようにして得られた出力信号Sout中の高周波成分を、前記第1及び第2の実施の形態による

出力信号中の高周波成分と、本出願人が先に提案した周 波数変換回路の出力信号中の高周波数成分とをまとめる と表1に示すようになる。ただし、表1中、Aは本出願 人が先に提案した周波数変換回路、Bは前配第1及び第 2の実施の形態、Cは第3の実施形態の出力信号中の高\* \*周波成分を、変換された基本周波数 (flocal-Sin) に対するレベル (dB) で示し、またSinは1サイク ル、flocalは4サイクルとする。

16

[0067]

【表1】

4相切換 周波数	A	В	С	C-B
1 3	- 9.54	- 9.54	- 12.74	- 3.20
19	- 13.98	- 13.98	18.03	- 2.05
2 9	18.90	- 16.90	- 19.70	- 2.80
3 5	19.08	19.08	- 21.84	- 2.26
4 5	- 20.83	- 20.83	<b>– 23.52</b>	- 2.69
5 1	- 22.28	- 22.28	- 24.61	- 2.33

5 相切換 周波数	A	<b>B</b> ·	С	C-B
1 7		12.04	- 15.07	- 3.03
2 3		- 15.58	~ 17.69	- 2.13
3 7		- 19.08	- 21.82	- 2.74
4 3		- 20.83	- 23.13	- 2.30
57		- 22.92	- 25.57	- 2.65
83	/	- 24.08	- 26.44	- 2.36

3 相切換 周波数	A	В	С	C-8
9		- 6.02	<b>- 9.54</b>	- 3.52
1 5		- 12.04	13.98	- 1.94
2 1		13.98	- 16.90	- 2.92
27		- 16.90	19.08	- 2.18
3 3		- 18.06	- 20.83	- 2.77
3 9		- 20.00	- 22.28	- 2.28

表1より分かるように、図11の構成が2-3dB高周 波成分が少ない。

【0068】図16は図11の変形例を示す。同図中、 図1及び図11と同一構成部分には同一符号を付し、そ の説明を省略する。図11の例では非常に細いパルスで 40 れ、出力端子95へ出力される。 スイッチングを行うため、スイッチ回路や切換パルス回 路について高速で動作する必要があり、高価な素子を使 わなければならない。さらに、変換する周波数が非常に 高い場合には事実上構成するのが困難になる。

【0069】そこで、図16の例では、切換パルスの幅 を広くして高速なスイッチングを避けている。図16で は、切換パルスは図1のC<sup>(5)</sup>o、C<sup>(5)</sup>i、C<sup>(5)</sup>2、C (5)3、C(5)4が用いられる。スイッチ回路SW1~SW 5により、 (1/flocal) の1/m (ここではm= 5) の期間において、一つの移相信身のこの期間の平均 50 路103に供給され、これより図12(L)~(P)に

値がホールドコンデンサ910~914に蓄積され、次の 前記期間のタイミングにおいて、スイッチ回路SW6~ SW10により、前記蓄積結果がバッファアンプ920 ~924を介して出力のバッファアンプ94に供給さ

【0070】次に、本発明の第4の実施の形態について 説明する。図17は本発明の第4の実施の形態の構成図 を示す。位相分割手段101は、第1の入力信号を位相 分割して、位相が互いにπ/5ずつ異なる5つのチャン ネル信号S(5)10~S(5)14を発生する。この5つのチャ ンネル信号 S(5)10~S(5)14をベクトルで表すと、図1 8に実線で示すようになる。

【0071】一方、2逓倍器102でローカル周波数 f localを2逓倍した信号は、サンプリングパルス発生回

示すサンプリングパルスSP(5)10~SP(5)14を発生さ せる。このサンプリングパルスSP(5)10~SP <sup>(5)</sup>14は、スイッチ回路SW1~SW5に供給されて、 そのハイレベル期間スイッチ回路SW1~SW5をオン とし、ホールドコンデンサ105に上記のチャンネル信 号S<sup>(5)</sup>10~S<sup>(5)</sup>14をホールドさせる。

【0072】ホールドコンデンサ105の端子電圧はバ ッファアンプ106を介してスイッチ回路108に供給 される一方、インバータ107で位相反転されてスイッ チ回路108に供給される。このスイッチ回路108 は、2. 通倍器102の出力信号をフリップフロップ(F) F) 104で1/2分周して得た図12(Q)に示す如 き繰り返し周波数 f localの方形波で、バッファアンプ 106の出力信号と、インパータ107よりのその位相 反転信号とを1/2 flocalごとに交互に出力する。

【0073】ここで、バッファアンプ106の出力信号 をベクトルで表すと、図18に実線で示す5つのチャン ネル信号S(6)10~S(5)14と同様となり、一方、インバ ータ107よりの信号をベクトルで表すと、図18に破 線で示すようになり、よって、スイッチ回路108から 20 出力端子109へは、360°を10分割したときと同 じ周波数変換信号が、5つのチャンネル信号から得られ る。

【0074】次に、本発明の第5の実施の形態について 説明する。図19は本発明の第5の実施の形態の構成図 を示す。同図中、図11及び図17と同一構成部分には 同一符号を付し、その説明を省略する。図19におい て、第1の入力信号を移相したチャンネル信号は図11 と同じものを用いる。但し、切換順序とサンプリング速 度が異なっている。サンプリングパルスは、図17と同 30 ずつ進むような順にチャンネル信号を並べればよい。 じサンプリングパルスSP( $^{(5)}$ 10~SP( $^{(5)}$ 14を用いる。 【OO75】ここで、いま、信号S(5)oをサンプリング したとすると、次には、反転すればS(5)0とS(5)1の中 間の位相となる位相、すなわち、S(5)3をサンプリング する。次にはS<sup>(5)</sup> i をサンプリングし、その次には反転 すればS(5)2とS(5)1の中間の位相となるところのS (5)4をサンプリングする。この様な順にサンプリングを 行い、サンプリング結果について、1サンプリング毎に 出力を反転するか否かを切り換えると、図20のベクト ル図から分かるように、入力信号を2π/10 (ra d.) ずつ移相した信号を順にサンプリングしていった のと同様の結果が得られる。この実施の形態も図17と 同様に5個の移相されたチャンネル信号を用いて10分 割と同様の効果があるという利点がある。

【0076】以上5分割の場合を例としたが、mが奇数 の任意の場合を考えると、反転するとS(๑) 0 とS(๑) 1の 中間の位相となるのは、Sの下付数字が((m-1)/ 2+1)の位相の信号であり、この信号から出発して位 相が2π/mラジアンずつ遅れる系列をB、S<sup>(m)</sup>oから 出発して位相が2π/mラジアンずつ遅れる系列をAと 50 めのフィルタとして周波数特性の傾斜部分の緩やかな簡

18

すると、Aの一番目、Bの一番目、Aの2番目、Bの2 番目、・・・という様にA系列とB系列を交互に順にサ ンプリングすればよい。

【0077】以上は(flocal-Sin)の周波数を得た い場合であるが(flocal+Sin)を得たいときには、 各系列で位相が2π/m (rad.) ずつ進むようにチ ャンネル信号を並べればよい。

【0078】mが偶数の場合には、2πをm等分した位 相をもつm個のチャンネル信号は、2つずつが互いに位 10 相が正転反転の関係の組となっているため、上配奇数の 場合とは様相が異なる。図19に類似の切り換え方法を mが偶数のときに行うには、8相の場合を例にとると、 図21より次のようになる。

【0079】いま、信号S(8)oをサンプリングしたとす ると、次に反転するとS<sup>(8)</sup>1になる信号、即ちS<sup>(8)</sup>5を サンプリングする。次にはS<sup>(8)</sup>2をサンプリングし、次 には反転するとS(8)3となるところのS(8)7をサンプリ ングする。このような順にサンプリングを行い、各サン プリング毎に出力を反転するか否かを交互に切り換える ことにより、8相を位相の順にサンプリングしていった のと同等になる。

【0080】mが偶数の場合を一般的に言えば、(flo cal-Sin)の周波数を得るには、S(m)oから出発して (2π/m) × 2 ラジアンずつ位相が遅れるチャンネル 信号列Aと、Sの下付数字が { (m/2) +1} である 様なチャンネル信号から出発して(2π/m)×2ラジ アンずつ位相が遅れるチャンネル信号列Bを交互に順に サンプリングすればよい。 (flocal+Sin) の周波数 を得るには、各系列で位相が (2π/m)×2ラジアン

【0081】mが偶数のときには、m相の位相のうちか ら、互いに逆相の関係にある2つの位相の組のうちの一 方を選んだm/2個の位相を選び、選ばれていない方の 位相の順番のときにはその逆相の位相を持つチャンネル 信号をサンプリングし、その結果を反転するようにする ことにより、m相のチャンネル個号を位相が遅れる/ま たは進む順に切り換えたのと同等となる。そのような方 法はすべて本願の変形例となる。

[0082]

40

【発明の効果】以上説明したように、本発明によれば、 任意の位相分割数を設定できるため、従来に比べて設計 の自由度を高めることができ、特に位相分割数が"3" のときには従来に比べて簡単な構成の回路によりDSB のバランスの崩れの影響の無い、集積回路化に適した構 成の周波数変換回路を実現できる。

【0083】また、本発明によれば、出力信号として鋭 い変化部分を極力有しない波形を得ることができるた め、出力信号中の高周波成分の少ない波形が得られ、出 力信号から所望の和又は差の周波数の信号を濾波するた

19

単で安価な構成のフィルタを使用でき、また、電源やア ース等を通して他のアナログ回路に混入するノイズを抑 圧することができる。

【0084】更に、本発明によれば、位相分割手段により分割されたチャンネル信号の数mの2倍の位相分割数により得られる周波数変換信号と等価な出力信号が得られるため、簡単な回路構成により、より高周波数成分の少ない波形が得られる。

#### 【図面の簡単な説明】

【図1】本発明の第1の実施形態のブロック図である。

【図2】図1の動作説明用信号波形図である。

【図3】図1中の位相分割手段の一例のブロック図である。

【図4】図3の動作説明用ペクトル図である。

【図5】図1中の切換パルス発生回路の一例のブロック 図である。

【図6】本発明の第2の実施形態のブロック図である。

【図7】図6の動作説明用信号波形図である。

【図8】図6中の位相分割手段の一例のブロック図である。

【図9】図8の動作説明用ベクトル図である。

【図10】図1及び図6等の実施形態の周波数スペクト ラムを示す図である。

【図11】本発明の第3の実施形態の構成図である。

【図12】図11等の動作説明用信号波形図である。

【図13】図11中のサンプリングパルス発生回路の要 部の一例のプロック図である。

【図14】図11中のサンプリングパルス発生回路の他の要部の一例の回路図である。

【図15】図14の動作説明用信号波形図である。

【図16】図11の実施の形態の変形例を示す構成図である。

【図17】本発明の第4の実施形態の構成図である。

【図18】図17の動作説明用ベクトル図である。

20

【図19】本発明の第5の実施形態の構成図である。

【図20】図19の動作説明用ペクトル図である。

【図21】図19に類似の実施形態の動作説明用ベクトル図である。

【図22】従来の一例のブロック図である。

【図23】図22の動作説明用信号波形図である。

【図24】本出願人が先に提案した周波数変換回路の周 波数スペクトラムの各例を示す図である。

## 10 【符号の説明】

11、41 第1の入力信号入力端子

12、42 位相分割手段

13、43、60 第2の入力信号入力端子

14、44 切換パルス発生回路

15、45 出力端子

18、51 90°移相回路

19、22、52、55 反転增幅器

20、24、25、53、54 レベル調整回路

21、23、26、27、56、57 加算器

20 31 カウンタ

32~36 D型フリップフロップ

62、103 サンプリングパルス発生回路

63、910~914、105 ホールドコンデンサ (ホールド回路)

71 m逓倍PLL

73 2分周器

85 遅延回路


102 2 逓倍器


104 フリップフロップ

30 107 インバータ


108 切換スイッチ回路


SW1~SW13 スイッチ回路







【図11】












[図13]




【図16】



【図17】



[図19]



[図24]

